HDL.Works.HDL.Design.Entry.EASE.v7.2.R5  EASE可提供对VHDL、Verilog、FPGA和ASIC的混合语言等电路设计输入最佳环境，当完成设计后，允许使用者自行选择自己喜欢，由EASE提供独立的合成与模拟工具。

■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□

联系QQ:1140988741      联系QQ:1140988741

联系邮件: buysoftware2008@sohu.com      buysoftware@qq.com      

电话tel: 18980583122   18980583122(早9点--晚7点)

还有更多软件请登陆好好行业软件网: 好好行业软件网

■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□■□在市场上，EASE提供最直觉的设计输入环境，而且不管是对初学者或进阶者，提供HDL设计所需的特性，可选择文字方式或图形方式进行设计，EASE会自动依你选择的编程语言将图形转换成对应的HDL语言。 VHDL(VHSIC Hardware description language-高速集成电路描述语言；VHSIC- Very High Speed Integrated Circuit：高速集成电路)